PATENT ABSTRACTS OF JAPAN

(11)Publication numb r:

04-199574

(43)Dat of publication of application: 20.07.1992

(51)Int.CI.

H01L 27/12 H01L 21/76 H01L 29/784

(21)Application number: 02-335342

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

28.11.1990


(72)Inventor: YAMANO TAKESHI

IKEDA MIKIO

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To provide a MOS transistor with normal characteristics by forming an isolation gate electrode in an insulating film under a semiconductor layer, and using the isolation gate for an isolation MOS transistor that isolates ordinary MOS transistors when it is cut off. CONSTITUTION: An isolation MOS transistor is formed to surround an ordinary MOS transistor under a semiconductor layer 3. The isolation MOS transistor includes a gate 10, source/drain regions 5 and 4 of the ordinary MOS transistor. and a region outside the gate 10. When the isolation MOS transistor is cut off, the depletion layer spreads to the upper part of the channel region 6. As a result, the ordinary MOS transistor surrounded by the gate 10 of the isolation MOS transistor is separated from the outside. This eliminates the need for the removal of the semiconductor layer 3 to prevent the formation of a parasitic MOS transistor, so that a MOS transistor with normal characteristics can be obtained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the xaminer's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Pat nt Office

19日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公 開 特 許 公 報(A) 平4-199574

⑤Int. Cl. ³ H 01 L 27/12 識別記号 庁内鎔理番号 ④公開 平成4年(1992)7月20日

21/76

7514-4M D 9169-4M š 9169-4M

29/784

9056-4M H 01 L 29/78 3 1 1 Х

審査請求 未請求 請求項の数 1 (全3頁)

会発明の名称 半導体装置

> 頭 平2-335342 20符

願 平2(1990)11月28日 ②出

個発 明 者 Ш 野 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

三喜男 個発 明 池田

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内

创出 顖 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

MH. 理 人 弁理士 大岩 増雄 外2名

明

1. 発明の名称

半邳体装置

2. 特許頻求の範囲

半尋体芸板上に絶根膜、半導体層を形成して作 成したSOJデパイスにおいて、デバイス間の分 確方法として、絶縁腹に形成した分位デートを、 半導体配上に形成したMOS型トランジスタのリ ース・ドレイン領域等の拡放領域から構成される MOS型トランジスタのカットオフを利用したこ とを特徴とする半導体装置

3. 発明の詳細な説明

〔酸盤上の利用分野〕

本発明は、半導体基板上に絶線膜、半導体層を 形成して作成するSOIデバイスに関するもので ある。

〔従来の技術〕

第2図(a)(b)は従来のSOIデバイスの 形成工程を示す断面図、(c)図は(b)図の上 面図、(d)図は(c)のA-A線における断面 図を示す。

図において、(1)は半導体基板、(2)は絶線膜、(3) は半砂体配、(4)はドレイン領域、(5)はリース領域、 (6)はチャネル領域、(7)はゲート絶縁膜、(8)はデー ト、(9)(91)は寄生MOSトランジスクのチャネル 領域を示す。

次に製造工程について説明する。

初めに努2図のように、半羽体菇板(1)上に絶縁 膜(2)、半羽体間(3)を形成する。次に第3図(b) のように、 奈子分雄として半退体層(3)をMOS型 トランジスタとなる領域を残して除去した後、ゲ ート絶想膜(7)、ゲート(8)及びリース(5)、ドレイン (4)の各領域を形成する。

第3図(c)は第3図(b)を上面から見た図 で、第3図(c)のA-A線における断面を示し たものが第2図(d)でゲート(8)と半羽体層(3)を 除去した面に寄生MOSトランジスタのチャネル 部(9)(91)が形成される。

(発明が解決しようとする課題)

従来のSOIデバイスは、以上のように格成され

ていたので、半導体間のエッジに形成される寄生MOS⁶トランジスタが、本来の得ようっているMOSトランジスタと並列に接続されたことになり、その特性が劣化するなどの問題点が生じた。

本発明は上記のような問題点を除去するためになされたもので、寄生MOSトランジスタの形成をなくして、正常なトランジスタ特性を持つMOS型トランジスタを得ることを目的とする。

(課題を解決するための手段)

本発明に係るSOIデバイスは、半球体后を除去することなしにMOS型トランジスタを形成したものである。

(作用)

本発明におけるSOIデバイスは、半導体暦下部の絶線腺に分離ゲート電振を設置し、このゲートで組成される分離MOSトランジスタをカットオフして素子間を分離することにより、半導体層の除去が不要となるため、寄生MOS型トランジスタの形成がなくなるので、正常な特性のMOS型トランジスタが得られる。

分離ゲート四を敗化して分配ゲート四の絶縁原を形成し、さらに半導体限(3)を形成する。次に(c) 図に示す様に、MOS型トランジスタのゲート絶級限(7)、ゲート(8)を形成した後、ソース・ドレイン領域(5)、(4)と、MOS型トランジスタのゲートのの一部にかかる様に、不純物をドーブし、各々リース・ドレイン領域を形成する。

なお、上記突悠例では半辺体装板(1)上に形成した絶想限(2)、半辺体们(3)から成るSOIデバイスの場合について述べたが、絶縁装板(1)上に半辺体でを形成して成るSOS・TFT等であってもよい。

また、上記実施例では分はMOSトランジスタのゲートのを絶縁限(2)の中に埋め込んだ場合を示したが、第2図に示すように絶縁限(2)上に形成した後、半羽体間を形成してもよい。

(発明の効果)

以上のように本発明によれば、半羽体層下部に

(実施例)

以下、本発明の一実施例を図について説明する。 第1図(a)~(c)は本発明の一実施例であるSOIデバイスの製造工程を示す断面図、(d) 図は(c)図の上面図を示す。

図において、(1) は半導体基板、(2) は絶縁膜、(3) は半導体局、(4) はドレイン領域、(5) はリース領域、(6) はチャネル領域、(7) はゲート絶縁膜、(8) はゲート、 CO は分離MOSトレンジスタのゲート、 CD は分離MOSトランジスタのチャネル領域、 C2 は分 Q M OSトランジスタで囲まれたMOS型トランジスタと分解すべき領域である。

次に製造工程について説明する。

初めに第1図(a)において、半写体基板(I)上に絶報膜(2)を形成し、分様すべきMOS型トランジスタの領域(2)の一部を除去後、分解MOSトランジスタの分様ゲートのを絶縁膜(2)の除去部を充分埋めるだけ形成する。次に(b)図に示す様に、分様ゲートのをエッチバックし、絶縁膜(2)の除去部以外の面まで除去した後、

MOS型トランジスタを囲む嬰に形成した分配MOSファンジスタのゲートと、MOS型トランジスタのケートと、MOS型トランシスタのガートと、MOS型トランシスタのガートの外側領域で形成される分配域の上部まで空に層を広げ、分配あMOS型トランジスタがのとなく寄生MOSトランジスタの形成がなないのである。

4. 図面の簡単な説明

第1図(a)~(d)は本発明の一実施例であるSOIデバイスの形成工程の断面図及び上面図、第2図は本発明の他の実施例を示すSOIデバイスの断面図、第3図(a)~(d)は従来のSOIデバイスの形成工程の断面図及び上面図である。

図において、(1) は半導体基板、(2) は絶緑顔、(3) は半導体形、(4) はドレイン領域、(5) はリース領域、 (6) はチャネル領域、(7) はゲート絶殺膜、(8) はゲー

特閒平4-199574(3)

ト、 cm は分庭MOSトランジスタのゲート、 cm は 分庭MOSトランジスタのチャネル領域、 cm2 は分 碇外領域を示す。

なお、図中、同一符号は同一、又は相当部分を示す。

代理人 大岩增雄

